PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-186041

(43)Date of publication of application: 15,07,1997

(51)Int.CI.

H01F 41/08 H01F 41/04

H05K 3/42

(21)Application number: 08-193357

(71)Applicant :

AUTOSPLICE SYST INC

(22)Date of filing:

23.07.1996

(72)Inventor:

KRONE KENNETH P

TRITES JOHN F

(30)Priority

Priority number: 95 505955

Priority date: 24.07.1995


Priority country: US

(54) MANUFACTURE OF FERROMAGNETIC DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable mass production of a ferromagnetic component of high performance at a low cost.

SOLUTION: Inductive electric components manufactured by a PWB(printed wiring board) technique of ferromagnetic cores 30 are buried in an insulating board wherein a conducting layer is formed. Conductive through holes (vias) are formed on both sides of the cores 30 and in the board. A pattern of the conducting layer is formed, one or more couples of conductive winding parts are formed together with the conductive layer through holes, and windings surrounding the cores 30 are formed. A contact pad on the board is formed. The pattern of the conducting layer is so formed that the pad forms a conductive trace connected with the windings.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12)公開特許公報 (A)

(19)日本国特許庁 (JP)

(11)特許出願公開番号

特開平9-186041

(43)公開日 平成9年(1997)7月15日

(51) Int. Cl. °	識別記号	FI	FI					
H01F 41/08		H01F	41/08			Z		
41/04		•	41/04			С		•
H05K 3/42	640 75	11-4E H05F	3/42		640	В		
		審	査請 求	未請求	請求項の	の数26	OL	(全11頁)
(21)出願番号	特願平8-193357	(71) }	出願人	59609855	3			
(22)出顧日	平成8年(1996)7月23	B		ポレイテ	ッド			インコー ア州 9212
(31)優先権主張番号	08/505, 955							·ニオンロ
(32)優先日	1995年7月24日			ード 10		. ,		
(33)優先権主張国	米国 (US)	(72) §	芒明者	ケネス	ピーク	ローン	•	
				アメリカ	合衆国	カリフ	ォルニ	ア州 9212
				9 サンき	ディエゴ	۲ - -	マウスロ	1ード 125
				-24				
		(74) f	人野人	弁理士	竹沢 荘	- (外1名))


最終頁に続く

(54) 【発明の名称】強磁性デバイスの製造方法

(57)【要約】

【課題】 高性能の強磁性部品を低コストで大量生産可能にする。

【解決手段】 導電層が設けられた絶縁基板内に、強磁性コアのPWB技術によって製造された誘導性電気部品を埋め込む。コアの両側で基板内に、導電性スルーホール(ピア)を設ける。導電層のパターンを形成し、導電層スルーホールと共に1つ以上の組の導電性巻線部を形成し、コアを囲む巻線を形成する。基板上の接触パッドを形成し、このパッドを、巻線に接続する導電性トレースを形成するように、導電層のパターンを形成する。



【特許請求の範囲】

【請求項1】(a)非磁性絶縁層を有するキャリア内に 強磁性コアを埋め込む工程と、

- (b) 絶縁層の両側の表面にそれぞれ第1および第2導 電層を設ける工程と、
- (c) 強磁性コアの両側に前記キャリアを貫通し、第1 および第2導電層に接続する導電性貫通孔を形成する工 程と、
- (d) その後、第1および第2導電層のパターンを形成 し、導電性貫通孔のうちの一部と共に強磁性コアを囲む 10 相互接続された、少なくとも1組の導電性巻線えを形成 し、少なくとも1つの、前記電子部品の第1コイルを形 成する工程とを有する、強磁性デバイスの製造方法。

【請求項2】第1および第2導電層のパターンを形成 し、他の導電性貫通孔と共に強磁性コアを囲む相互接続 された導電性巻線の少なくとも別の組を形成し、強磁性 コアによって第1コアに磁気的に結合された少なくとも 第2コイルを形成する工程を有する、請求項1記載の方

【請求項3】 (a) 非磁性絶縁層を有するキャリア内に 20 強磁性コアを埋め込む工程と、

- (b) 絶縁層の両側の表面にそれぞれ第1および第2導 電層を設ける工程と、
- (c)強磁性コアの両側に前記キャリアを貫通し、第1 および第2導電層に接続する導電性貫通孔を形成する工 程と、
- (d) その後、第1および第2導電層のパターンを形成 し、導電性貫通孔のうちの一部と共に強磁性コアを囲む 相互接続された、少なくとも1組の導電性巻線を形成 し、少なくとも1つの、前記電子部品の第1コイルを形 30 成する工程とを有する、トランス、チョークまたはイン ダクタとして使用するための電子部品の製造方法。

【請求項4】 第1および第2導電層のパターンを形成 し、他の導電性貫通孔と共に強磁性コアを囲む相互接続 された導電性巻線の少なくとも別の組を形成し、強磁性 ′コアによって第1コアに磁気的に結合された少なくとも 第2コイルを形成する工程 (e) を有する、請求項3記 載の方法。

【請求項5】(a)両側の表面が、それぞれ少なくとも 第1および第2導電層によってカバーされた中間絶縁層 $40 \times (e)$ 前記キャリアを貫通し、その外部を通り、強磁性 を有するキャリアを設ける工程と、

- (b) キャリア内に少なくとも1つのキャピティを設け る工程と、
- (c)強磁性材料のコアをキャピティ内に挿入する工程 と、
- (d)強磁性コアの両側に前記キャリアを貫通し、第1 および第2導電層に接続した導電性貫通孔を形成する工 程と、
- (e) その後、第1および第2導電層のパターンを形成 し、導電性貫通孔のうちの一部と共に強磁性コアを囲む 50 を実行する、請求項12記載の方法。

相互接続された、少なくとも1組の導電性巻線を形成 し、少なくとも1つの、前記電子部品の第1コイルを形 成する工程とを有する、インダクタ、トンラスまたはチ ョークとして使用するための電子部品の製造方法。

【請求項6】 第1および第2導電層のパターンを形成 し、他の導電性貫通孔と共に強磁性コアを囲む相互接続 された導電性巻線の少なくとも別の組を形成し、強磁性 コアによって第1コアに磁気的に結合された少なくとも 第2コイルを形成する工程を有する、請求項5記載の方 法。

【請求項7】 キャリア内に複数のキャピティを設け、 各キャピティ内に強磁性コアを挿入する、請求項5記載 の方法。

【請求項8】 キャピティがめくら孔である、請求項7 記載の方法。

【請求項9】 コアが環状またはロッド状である、請求 項5記載の方法。

【請求項10】(f)キャリアの両側に、第3および第 4外側導電層でそれぞれカバーされた第2および第3絶 縁層を設ける工程と、

- (g)強磁性コアの両側で、第1および第4導電層に接 続した導電性貫通孔を形成する工程と、
- (h) 第3および第4導電層のパターンを形成し、工程
- (g) の貫通孔と共に強磁性コアの一部を囲む導電層巻 線の少なくとも第2の組を形成する工程とを有する、請 求項5記載の方法。

【請求項11】 キャリアから1つ以上の電子部品を切 断する工程を有し、各部品が、少なくとも1つのコイル およびこのコイルに接続された少なくとも1組の接触パ ッドによって囲まれた強磁性コアを含む、請求項10記 載の方法。

【請求項12】(a)両側の表面が、それぞれ少なくと も第1および第2導電層によってカバーされた中間絶縁 層を有するキャリアを設ける工程と、

- (b) キャリア内に、少なくとも1つのキャピティを設 ける工程と、
- (c) 強磁性材料のコアをキャピティ内に挿入する工程 と、
- (d) コア孔を絶縁材料で満たす工程と、
- コア孔内の絶縁材料を貫通し、第1および第2導電層に 接続した導電性貫通孔を形成する工程と、
- (f) 第1および第2導電層のパターンを形成し、導電 性貫通孔のうちの一部と共に、強磁性コアを囲む相互接 続された、少なくとも1組の導電性巻線を形成し、少な くとも1つの、前記電子部品の第1コイルを形成する工 程とを有する、インダクタ、トンラスまたはチョークと して使用するための電子部品の製造方法。

【請求項13】 工程(a)~(e)の後に工程(f)

20

【請求項14】(a)両側の表面が、それぞれ少なくと も第1および第2導電層によってカバーされた中間絶縁 層を有するキャリアを設ける工程と、

- (b) キャリア内に少なくとも1つのキャピティを設け る工程と、
- (c) 強磁性材料のコアをキャピティ内に挿入する工程 ٤.
- (d)強磁性コアの両側に前記キャリアを貫通し、第1 および第2導電層に接続した導電性貫通孔を形成する工 程と、
- (e) 第1および第2導電層のパターンを形成し、導電 性貫通孔のうちの一部と共に強磁性コアを囲む相互接続 された、少なくとも1組の導電性巻線を形成し、少なく とも1つの、前記電子部品の第1コイルを形成する工程 ٤.
- (f) キャリアの両側に第3および第4外側導電層でそ れぞれカバーされた第2および第3絶縁層を設ける工程 と、
- (g)強磁性コアの両側で第1および第4導電層に接続 した導電性貫通孔を形成する工程と、
- (h) 第3および第4導電層のパターンを形成し、工程
- (g) の貫通孔と共に強磁性コアの一部を囲む導電層巻 線の少なくとも第2の組を形成する工程とを有する、イ ンダクタ、トンラスまたはチョークとして使用するため の電子部品の製造方法。

【請求項15】(a)少なくとも第1および第2の外側 導電性部品と、第3の内側絶縁部品との組立体を備え、

- (b) 前記第1導電性部品が第3の内側素子に第1導電 性トレースを形成し、
- (c) 前記第2導電性部品が第3の内側部品に第2導電 30 性トレースを形成し、
- (d) 更に第3の内側部品内のキャビティ内に絶縁充填 材料によって封入された強磁性部品と、
- (e) この強磁性部品の両側にて前記組立体を貫通し、 前記第1導電性トレースと第2導電性トレースの間に設 けられ、これら導電性トレースに接続された第1導電性 ピアとを備え、
- (f) 前記導電性ピアが接続された第1および第2の導 電性トレースと共に強磁性部品を囲む、少なくとも1回 の巻線から成る少なくとも第1の電気巻銭を形成し、
- (g) 第1電気巻線の少なくとも両端に対するターミナ ル接続部とを備える強磁性デバイス。

【請求項16】(a)少なくとも第1および第2の外側 導電性部品と、第3の内側の絶縁部品との組立体を備 え、

- (b) 前記第1導電性部品が第3の内側素子に第1導電 性トレースを形成し、
- (c) 前記第2導電性部品が第3の内側部品に第2導電 性トレースを形成し、

材料によって封入された強磁性部品と、

- (e) この強磁性部品の両側にて前記ラミネートされた 組立体を貫通し、前記第1導電性トレースと第2導電性 トレースの間に設けられ、これら導電性トレースに接続 された第1導電性ピアとを備え、
- (f) 前記導電性ピアが接続された第1および第2の導 電性トレースと共に強磁性部品を囲む少なくとも1回の 巻線から成る少なくとも第1の電気巻銭を形成し、
- (g) 第1電気巻線の少なくとも両端に対するターミナ 10 ル接続部とを備えるインダクタ、トランスまたはチョー クとして使用するための電子部品。

【請求項17】 第1電気巻線が複数の巻線から成る、 請求項16記載の部品。

【請求項18】 コアが環状またはロッド状コアであ る、請求項17記載の部品。

【請求項19】 コアが可能であり、ピアがこの環状コ アの内外に延びる、請求項18記載の部品。

【請求項20】 第1および第2導電性部品にそれぞれ 設けられた少なくとも1つの別の対の絶縁部品と、前記 追加された対の絶縁部品にそれぞれ形成された少なくと も1つの追加された対の導電性トレースと、強磁性部品 の両側にて延び追加された対の導電性トレースの間に接 続され、これら導電性トレースと共に強磁性部品を囲む 少なくとも1つの第2電気巻線を形成する第2導電性ビ アと、第2電気巻線の少なくとも両端に対するターミナ ル接続部を更に備える、請求項16記載の部品。

【請求項21】 第1および第2電気巻線の各々が、複 数回の巻線から成る、請求項20記載の部品。

【請求項22】 第2電気巻線の巻線部が第1電気巻線 の巻線部に重なっている、請求項21記載の部品。

【請求項23】 第3の内側絶縁素子内に複数の強磁性 素子が埋め込まれ、複数の強磁性部品上に1つ以上の巻 線を形成する別のビアおよびトレースが設けられ、複数 の強磁性部品上の巻線を相互に接続し、組立体上に集積 回路を形成する手段が設けられている、請求項16記載 の部品。

【請求項24】 コアが、1つの孔を有する環状のもの であり、絶縁材料がこのコアの孔を満たし、導電性ビア の一部が、強磁性素子を封入する絶縁材料を貫通する、 請求項16記載の部品。

【請求項25】(a)少なくとも第1および第2の外側 導電性部品と、第3の内側の絶縁部品との組立体を備

- (b) 前記第1導電性部品が第3の内側索子に第1導電 性トレースを形成し、
- (c) 前記第2導電性部品が第3の内側部品に第2導電 性トレースを形成し、
- (d) 第3の内側部品内に埋め込まれた強磁性部品と、
- (e) この強磁性部品の両側にて前記ラミネートされた (d) 更に第3の内側部品内のキャピティ内に絶縁充填 50 組立体を貫通し、前記第1導電性トレースと第2導電性

20

トレースの間に設けられ、これら導電性トレースに接続 された第1導電性ピアとを備え、

- (f) 前記導電性ピアは、接続された第1および第2の 導電性トレースと共に強磁性部品に巻かれた少なくとも 1回の巻線から成る少なくとも第1の電気巻銭を形成 し、
- (g) 第1電気巻線の少なくとも両端に対するターミナル接続部と、
- (h) 第1および第2導電性部品にそれぞれ設けられた 少なくとも1つの別の対の絶縁部品と、
- (i) 前記追加された対の絶縁部品にそれぞれ形成された少なくとも1つの追加された対の導電性トレースと、
- (j)強磁性部品の両側にて延び追加された対の導電性トレースの間に接続され、これら導電性トレースと共に強磁性部品を囲む少なくとも1つの第2電気巻線を形成する第2導電性ピアと、
- (k) 第2電気巻線の少なくとも両端に対するターミナル接続部を更に備えた、インダクタ、トランスまたはチョークとして使用するための電子部品

【請求項26】 コアが孔を有する環状のものであり、 絶縁材料がこの孔を満たし、ビアが環状コアの外側を延 び、絶縁材料で満たされたコア孔を貫通する、請求項2 5記載の部品。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プリント配線基板 (PWB) 技術により強磁性部品、例えばインダクタ、チョークおよびトランスを製造するための方法および装置に関する。

[0002]

【従来の技術】トロイダル強磁性コアを使用する誘導性 部品、例えばトランス、共通モードチョーク、リレー、 その他の磁気結合された部品またはデバイスは、これま では、次のようにディスクリート部品として製造されて いる。トロイダルコアに絶縁された銅線または磁気ワイ ヤ手動でまたは自動的に巻き、その後、巻いたコイルを 封入し、このコアを使用する応用回路に必要なコイルの リード線のターミナルをハンダ付け処理している。従来 技術の巻線作業は、労働コストの50%を占め、ターミ ナルのハンダ処理および封入作業コストは、それぞれ4 40 0%および50%0占めている。従来の技術の総労働コ ストは、販売物品の総コストの約65%を占めている。 その結果、得られる部品の高周波性能(例えば漏洩イン ダクタンス、分布および巻線間容量、長手方向のバラン ス) は、磁気ワイヤを取り付ける場合の品質管理が困難 であることにより、かなりバラツキがある。

[0003]

【発明が解決しようとする課題】本発明の目的は、従来の製品と比較して、より低いコストで高性能のインダクタおよびトランス製品を大量生産できる強磁性部品の製 50

造技術を提供することにある。

【0004】本発明の別の目的は、性能に関する品質管理が良好な、より信頼性の高い繰り返し使用可能な部品を提供する、強磁性部品製造技術を提供することにある。

[0005]

【課題を解決するための手段】本発明の1つの特徴によれば、PWB技術を使った大量生産により誘導性部品を製造する。本発明の方法では、強磁性コアを孔に取り付けるか、または基板、すなわちキャリア内に埋め込む。これら基板すなわちキャリアは、主に電気的に絶縁性で非磁性材料であるが、キャリアの主な両側の面には導電性層が被覆されている。

【0006】各強磁性コアの両側には、導電性であり、 ピア(当技術分野では異なるレベルまたは組立体の層に おける導電性ポイント間の電気的相互接続部を形成する 導電性の孔を意味する)として働くスルーホールが設け られ、コアを囲むコイルを形成する1つ以上の巻線部の 1組の側面を形成する。コイルの巻線部の頂部および底 部は、導電層のパターンを形成することによって形成す る。

【0007】好ましい実施例では、組立体を形成するように共にラミネートされた4枚のPWB層のサンドイッチ体によってキャリアを形成する。内側PWB層上の導電層トレースがピアと共に使用され、トロイダル状強磁性コアを囲む第1コイルを形成し、外側PWB層上の導電性トレースがピアと共に使用され、トロイダルコアを囲み、第1コイルの上に重合された第2コイルを形成する。

30 【0008】誘導性部品を製造するこの方法の主な利点は、コア巻、封入およびハンダによるターミナル処理を含む手作業の集中的な方法を解消できることである。このような手動の作業の低減は、必要な作業量を低減するだけでなく、作業コストを低減することにより製造コストを大幅に低減する。その理由は、本発明の技術を実行するには低い技能レベルでよいからである。

【0009】別の重要な利点としては、製造公差をより厳しくできるので、この方法によって得られる部品の高周波パラメータを厳密に制御できることが挙げられる。例えば、標準的なPWB技術を用いれば最適位置の1ミルの範囲内にすべてのピアおよび導電性トレースを設置することが可能である。

【0010】本発明の非限定的な好ましい実施例を例として示した添付図面を参照して、次の詳細な説明および特許請求の範囲を参照すれば、本発明をより完全に理解できると共に、上記およびそれ以外の目的および利点がより明らかとなろう。図中、同一符号は同一または対応する部品を示す。

[0011]

【発明の実施の態様】次に、本発明に係わるタップ付1

次巻線および2次巻線を備えたトランスの製造を例に、 詳細に説明することとする。

【0012】多くの用途では、部品は導電性層によって コーティングまたは他の方法によって被覆され、打ち抜 き加工または機械加工によりピア (vias) が形成さ れた通常の絶縁基板から部品を製造できる。更に、所望 の数のワイヤーまたは所望の巻回数、巻線法、例えばバ イファイラー巻、トライファイラー巻またはクアドファ イラー巻、種々の形状、例えばタップなし、単一センタ ータップまたはデュアルセンタータップおよび種々のコ 10 ア形状を含むロッドコア、またはトロイダルコアにより 誘導性部品を製造できる。

【0013】しかし、本発明の重要な特徴は、ターミナ ルが100ミル離間した、側面が例えば280ミルの極 めて小さい寸法のマイクロインダクタ、トランスおよび その他の誘導性部品を低コストで大量生産できることに ある。ピアを正確に設けるためには、通常のドリル加工 または打ち抜き加工は十分に正確とはいえないので、公 知のレーザードリル孔技術を使用することが好ましい。 レーザードリルを行うには、ある種の剛性PWBラミネ 20 ートが好ましい。

【0014】このラミネートとしては、一般に当技術分 野で48~50ミル厚のCステージのラミネート材料と 称されており、エポキシ/Eグラスまたはエポキシ/サ ーマウントの名称でデュポン社のようなメーカーから市 販されている不織布アラミドタイプが挙げられる。更 に、いわゆるBステージ、すなわちプリプレグラミネー ト材料も使用することが好ましい。

【0015】本発明の最も重要な用途としては、トロイ ダルコア上に1次巻線と2次巻線とを密に結合するよう 30 に重ねたトランスが挙げられる。

【0016】図1は、両面銅クラッドのCステージのラ ミネート10を示す。このCステージのラミネート10 は0.5または1.0オンスの銅フォイルシート14にラ ミネートされたエポキシ/Eグラスまたはエポキシ/サ ーマウントの数枚のシートから成る中間の導電性部分1 2を含む。

【0017】図2は、絶縁層18と銅フォイルシート2 0から構成された代表的な片面Bステージのラミネート 16を示す。

【0018】図3では、Cステージのラミネート10内 に、離間した孔22のパターンがドリルされている。

【0019】図4では、主要粗面24を備えた絶縁セン ター12が残るように、銅クラッド14の全体がエッチ ング除去されている。この結果得られる基板は、符号2 6 で示されている。

【0020】良好なポンディングを保証するには、その 後のラミネート工程では、表面が粗くなっていることが 好ましい。絶縁基板によりスタートし、直接表面を粗面 とすることが可能であるが、即座にラミネート可能な粗 50 ロビア孔33として働かせる。これらの孔は、径が3~

面を備えた絶縁層を提供するには銅クラッドをエッチン グ除去する方法がより信頼性の高い方法である。

【0021】図5は、従来のラミネートプレス(図示せ ず) の底部に、Bステージのラミネート16が設置さ れ、頂部にドリルされエッチングされたCステージのラ ミネート26が設けられた状態で、ラミネート方法を開 始する状態を示している。孔22内には、ファイバーが 充填されたエポキシの粉砕されたプリプレグ、すなわち ケブラーパルプから成る薄膜が設けられている。コア孔 22のエッチングの際に、トロイダル状強磁性コア30 を設ける。

【0022】図6は、トロイダルコア30の頂部、およ び中心にファイバーが充填されたエポキシ、プリプレグ またはケブラーパルプの別の膜32を追加し、コア30 を完全に被覆し、コア30を絶縁キャリア12内に埋め 込んだ状態を示している。

【0023】図7は、多数の孔の多数の行を含む、図6 の組立体の斜視図である。各行は、ラミネート26をド リルすることにより形成されためくら孔34を含み、こ のめくら孔の底部は、ラミネート16によって閉じられ ている。孔34のいくつかは、ファイバーが充填された エポキシの粉砕されたプリプレグまたはケブラー絶縁材 料29を含み、この材料内に強磁性トロイダルコア30 を入れる。

【0024】図8は、ドリルされエッチングされたCス テージのコア26の頂部に、第2の片面の銅クラッドB ステージのプライ16を追加した状態を示す。図8の内 側層スタック36は、約90分の間で177°C~20 5°C (350°F~400°F) にて、真空ラミネー トされる。

【0025】図9は、埋め込まれたトロイダルコア30 が溶融ファイバー充填エポキシ、粉砕されたプリプレグ まれたケブラーパルプ29、32によって囲まれている 最終のラミネートされた内側層パネル36を示す。この 結果生じたラミネートパネル36は、頂部および底部が 銅クラッド20によって被覆された絶縁センタープライ

【0026】このラミネート工程は、コア材料の強磁性 の特性が損なわれないように、真空または窒素のような 不活性雰囲気内で行うことが好ましい。また、コアは、 市販されているマンガンー亜鉛またはニッケルー亜鉛の 高透磁性の軟質フェライトから構成することが好まし い。これらの材料は、酸化雰囲気内で高温加熱された場 合、劣化に悩まされる可能性がある。

【0027】プロセスは、図10の工程に続く。ここで は、埋め込みコア30を備えた上記工程によって得られ るパネル36(以下、時によって内側パネルと称す)を レーザードリルしてコア材料の両側に貫通孔(スルーホ ール)38の組を形成し、これら孔を、内側層のマイク

30

20ミル範囲である。レーザードリルは、精度および速度の点でマイクロビア孔を形成するのに好ましい。

【0028】図11は、公知の態様で無電解メッキをした後の内側層のマイクロピア38を示す。このマイクロピア38は銅で満たされ、導電性のマイクロピア40となっている。

【0029】図12は、更に2つの工程を行った結果を示す。まず、ドリルされメッキされた内側層36に対し、従来の像照射、直接メッキ、電解メッキおよび回路エッチングを行うと、これにより、内側層の主要回路信10号層42、43が得られる。次に、底部のBステージのパネル24と、エッチングされ、メッキされ、ドリルされた内側層のラミネートパネル36と、頂部のBステージのパネル24から成るサンドイッチ体を形成する。次にこのサンドイッチ体を上記のように真空ラミネートし、ラミネートされた外側層パネル44を形成する。

【0030】図16(A) および図16(B) は、内側のラミネートされた基板44の頂部60と底部62に、それぞれ設けられた内側信号トレース42、43の単一ユニット図を示す。

【0031】図13では、ラミネートされた外側層パネル44において、外側層のマイクロピア孔46をレーザードリルする。

【0032】図14は、図12と同様に、ドリルされた ラミネート外側層パネル44における直接または無電 解、および電解メッキ外側層マイクロピア40を示す。 【0033】図15では、マイクロピアがドリルされ、

メッキされた外側層ラミネート44に対し電解メッキを 行い、これにより外側層の二次回路信号層50、52が 形成され、完成した剛性PWBパネルが得られる。

【0034】図16 (C) および図16 (D) は、最上部の層および最下部の層にある外側信号トレース50、52の単一ユニット図を示す。

【0035】この結果得られた剛性PWBパネル44に対し、ハンダのマーキングおよびV字スコアリングを行う。このV字スコアリング方法は、剛性PWBパネル44の両側に水平および垂直Vスコアラインをカットする方法である。

【0036】図17は、点線56、57によりスコアラ は、単一ユニットをセンタータップまたインのうちの2つを示している。埋め込まれたコアユニ 40 ダクタデバイスに変換するものである。ットの各行と各列の間に、垂直スコアライン57が形成され、図16(A) \sim (D)で 2と、3つのチップコンデンサC1、(は、接触パッドの外側が番号59で表示されている。ス と、トランスT1と、共通モードチョーコアラインにて個々のユニットを切断する。 トレース72を備えた集積化された埋め

【0037】図17において、符号62で示された各ユニットは、導電性トレース42、43およびピア40によって示された内側一次巻線(図示せず)を備えた埋め込みコア50を備え、内側1次巻線の上には、導電性トレース50、52およびピア48によって示された外側の2次巻線が設けられている。1次巻線および2次巻線50

の双方はコア30を囲んでいる。

【0038】図17は、まだパネル状となっている状態で剛性PWBパネル44の底辺からピン64が設置された部品の一例を示す。

【0039】図18および図19は、剛性PWBパネル44の底辺にパネル状のまま設置されたボールグリッドアレイ(BGA)ハンダバンプ68を備えた、変形されたユニット66を示す。

【0040】図16(A)~(D)から明らかなように、右側のターミナルは内側の1次巻線に接続し、左側のターミナルは外側の2次巻線に接続されている。

【0041】先の実施例は、個々のユニットを切断できる大面積PWBにおいて複数の誘導性部品を同時に製造することを説明したものである。本発明の方法は、単一ユニットの製造または部品のネットワークを形成するように相互接続された複数の単一ユニットの製造にも適用可能である。

【0042】図20は、頂部層の信号トレース73と、底部層の信号トレース74と、メッキされたマイクロピア71と、中間絶縁ベース材料70と、埋め込まれた強磁性ロッドコア72と、アセンブリの両端に設けられた2つのI/Oパッド77とから成る単一インダクタデバイスの平面図を示す。この実施例では、単一のコイルがロッド状コア72を囲んでいる。

【0043】図21および図22は、中間絶縁ベース材料70と、頂部絶縁層75と、底部絶縁層76と、メッキされたマイクロピア71と、埋め込まれた強磁性ロッドコア72と、頂部層信号トレース73と、底部層信号トレース74と、2つのI/Oパッド77とを含む、図20に示されたと同じ単一インダクタデバイスの横断面図を示す。

【0044】図23および図24は、中間絶縁ベース材料74と、メッキされたマイクロピア71と、埋め込まれた強磁性ロッドコア72と、底部層の信号トレース73と、頂部層の信号トレース74と、頂部絶縁ベース材料75と、底部絶縁ベース材料76と、3つのI/Oパッド77を備えたデュアルインダクタデバイスの平面図および横断面図をそれぞれ示す。中間I/Oパッド77は、単一ユニットをセンタータップまたはデュアルインダクタデバイスに変換するものである。

【0045】図25は、2つのインダクタL1およびL2と、3つのチップコンデンサC1、C2およびC3と、トランスT1と、共通モードチョークT2と、信号トレース72を備えた集積化された埋め込み強磁性フィルタデバイスの略平面図を示す。トランスT1およびチョークT2は、4つの頂部平面信号トレースのうちの2つである42および50を備えた埋め込まれたトロイダルコア30を示す。デュアルインダクタL1およびL2は、図23に示されたと同じ物品70~77を示す。

【0046】本発明が、1組のPWBに同じ単一部品の

多数を製造すること、および1組のPWBに複数の異な る部品を製造することに適することを、この実施例は示 している。

11

【0047】PWB内に製造される同一の部品または異 なる部品の一部は、内側または外側ボード上の信号トレ ースにより相互接続され、電気部品の集積回路を形成す る。

図

2

5

の

集積回路は、

I

E

E

E

E

B

B

2

.

3

イーサー ネット規格に記載されているような通信回路におけるフ ィルタモジュールの一部として使用できる。

【0048】上記以外の電極およびコネクタ構造も可能 10 であることが理解できよう。また、タップ付トランス以 外のタイプの誘導性部品も製造できる。また、好ましい 実施例では、各巻線は多数の巻線によって構成されてい るが、1巻きだけの巻線も可能である。従って、本明細 書で記載する1組の巻線なる用語は、1巻きまたはそれ 以上の回数の巻線を含むものである。

【0049】本質的なものではないが、レーザードリル の結果、巻線はより規則的な巻線を有し、より均一な電 気的特性を有するので、1つの巻線の一部を形成するビ アを、レーザードリルによって容易に、かつ均一の間隔 20 に設けることが好ましい。

【0050】環状、通常はトロイダル形状が好ましいコ アの場合、ピアは、中心部のコア孔を貫通しなければな らない。コア孔またはキャピティ内に詰め込まれ、その 外周部を囲むファイバー充填エポキシ、粉砕されたパル プまたはプリプレグは絶縁性であり、これらが離間して いる限り、ピアの短絡を防止する。

【0051】1つの巻線を備えた簡単なインダクタを製 造するには、2つのピアの各組と共にコイル巻線を形成 するトレースを含む両面層状構造しか必要でない。代表 30 的なトランスでは、コアに対する中心ラミネートと、1 つの巻線のための2つの隣接する内側層と、2次巻線の ための2つの外側層を備えた4層PWB構造が一般に必 要である。

【0052】タップトランスの代表的寸法は、260× 300ミルと65ミル厚となる。この寸法は重要ではな い。大きなパネルから切断した各ユニット内に、2つ以 上の部品を組み込むことが可能である。

【0053】集積モジュールでは、用途に合致するよう に多くのトロイダルコアおよびロッドを配置できる。更 40 に、その後のプロセスでSMTおよびTMTまたは薄膜 部品と共に埋め込み強磁性デバイスに他の部品を取り付 けることができる。

【0054】上記ラミネート条件は重要ではなく、特 に、異なる基板材料を使用する場合には、他の温度およ び時間に置換できる。基板メーカーから適当なラミネー ト条件を入手することが可能である。

【0055】プロセス自体は、BステージおよびCステ ージの基板の製造、孔のレーザードリル、ピアのメッ キ、基板表面のメッキ、メーカーから直接得た形態で利 50 造における別の工程を示す略断面図である。

用できるフェライトコアと共に内側および外側パネルを 形成するよう、個々の基板をラミネートすることを含む 個々の周知の確立された技術を使用して良好に大量生産 に合致する。更に、プリント回路基板用に、ピンまたは バンプターミナルを設けることも当技術分野では周知で

【0056】上記した好ましい実施例では、絶縁キャリ ア内にフェライトコアを埋め込む。しかし、モールドに コアを設置し、仕上がった成形品が絶縁キャリア内に埋 め込まれたコアを有するよう、コアの各々の回りに適当 なプラスチック製の絶縁キャリアを成形することにより 逆にコアの埋め込みを実施することも可能である。

【0057】次に、成形されたキャリアの両面に導電性 皮膜を備えた別の層をラミネートし、トレースを設け、 コアのための巻線を形成することも可能である。

【0058】以上、特定の実施例を参照して本発明につ いて説明したが、上記説明を検討すれば、当業者には多 数の代替例、変形例および変更例が可能であろう。従っ て、本発明は、添付した特許請求の範囲内にある代替 例、変形例および変更例のすべてを含むものである。

【図面の簡単な説明】

【図1】本発明に係わるタップ付き巻線に限定されるも のではないが、この巻線を含む、ある形態のトランスを 製造する際の1工程の略断面図である。

【図2】本発明に係わるタップ付き巻線に限定されるも のではないが、この巻線を含む、ある形態のトランスを 製造する際の1工程の略断面図である。

【図3】本発明に係わるタップ付き巻線に限定されるも のではないが、この巻線を含む、ある形態のトランスを 製造する際の1工程の略断面図である。

【図4】本発明に係わるタップ付き巻線に限定されるも のではないが、この巻線を含む、ある形態のトランスを 製造する際の1工程の略断面図である。

【図5】基板すなわちキャリア内への個々のトロイダル コアの取り付けを示す分解斜視図である。

【図6】1つのコアの取り付けを示す、図5のキャリア の略断面図である。

【図7】図5のキャリアの斜視図である。

【図8】図1~図7で製造が開始されたトランスの製造 における別の工程を示す略断面図である。

【図9】図1~図7で製造が開始されたトランスの製造 における別の工程を示す略断面図である。

【図10】図1~図7で製造が開始されたトランスの製 造における別の工程を示す略断面図である。

【図11】図1~図7で製造が開始されたトランスの製 造における別の工程を示す略断面図である。

【図12】図1~図7で製造が開始されたトランスの製 造における別の工程を示す略断面図である。

【図13】図1~図7で製造が開始されたトランスの製

【図14】図1~図7で製造が開始されたトランスの製造における別の工程を示す略断面図である。

【図15】図1~図7で製造が開始されたトランスの製造における別の工程を示す略断面図である。

【図16】 (A) は、図1~図15で製造されたトランスの異なるレベルにおける導電性トレースパターンを示し、(B) は、図1~図15で製造されたトランスの異なるレベルにおける導電性トレースパターンを示し、

(C) は、図 $1\sim$ 図15で製造されたトランスの異なる レベルにおける導電性トレースパターンを示し、(D) 10 は、図 $1\sim$ 図15で製造されたトランスの異なるレベル における導電性トレースパターンを示す。

【図17】完成したトランスの斜視図である。

【図18】変形例の斜視図である。

【図19】変形例の側面図である。

【図20】メッキされたマイクロビアと、頂部および底部の層のメッキされた信号トレースと、I/Oパッドを備えた絶縁キャリアベースに埋め込まれた強磁性ロッドコアから製造された単一のインダクタデバイスの略平面図である。


【図21】メッキされたマイクロビアと、頂部および底部の層のメッキされた信号トレースと、I/Oパッドを備えた絶縁キャリアベースに埋め込まれた強磁性ロッドコアから製造された単一のインダクタデバイスの略側面図である。

【図22】メッキされたマイクロピアと、頂部および底部の層のメッキされた信号トレースと、I/Oパッドを備えた絶縁キャリアベースに埋め込まれた強磁性ロッドコアから製造された単一のインダクタデバイスの略断面図である。

【図23】図20~図22の単一インダクタデバイス内に示されているのと同じようにして製造された付加的センタータップ付き I/Oパッドを備えたデュアルインダクタデバイスの略平面図である。

【図24】図20~図22の単一インダクタデバイス内に示されているのと同じように製造された付加的センタータップ付きI/Oパッドを備えたデュアルインダクタデバイスの略側面図である。

【図1】




【図25】本発明に従って製造されたローカルエリアネットワーク通信用インターフェースカードで共通して見られるタイプの埋め込み型集積強磁性フィルタ部品の略平面図である。


【符号の説明】

- 10 ラミネート
- 12 絶縁部分
- 14 銅フォイルシート
- 16 Bステージのラミネート
- 18 絶縁層
 - 20 銅フォイルシート
 - 22 FL
 - 24 主要粗面
 - 26 ボード
 - 29 ケプラーパルプ
 - 30 トロイダルコア
 - 32 ケブラーパルプ
 - 34 めくら孔
 - 38 マイクロピア
- 20 40 マイクロピア
 - 42、43 回路信号層
 - 44 外側層パネル
 - 46 マイクロピア孔
 - 50、52 回路信号層
 - 56 垂直スコアライン
 - 57 水平スコアライン
 - 59 接触パッド
 - 62 個々のユニット
 - 64 ピン
- 30 66 変形されたユニット
 - 68 ハンダバンプ
 - 70 絶縁ペース材料
 - 71 マイクロピア
 - 72 強磁性ロッドコア
 - 73、74 信号トレース
 - 75 絶縁層
 - 77 I/Oパッド
 - 78 信号トレース

【図2】








į.


【図20】


【図22】




【図23】

【図24】





【図25】



フロントページの続き

(72)発明者 ジョン エフ トリーツアメリカ合衆国 カリフォルニア州92111 サンディエゴ イーストフォックスランウェイ 3205

i

.